PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2001-230383

(43) Date of publication of application: 24.08.2001

(51)Int.CI.

H01L 27/108 H01L 21/8242 H01L 21/28 H01L 21/768

(21)Application number : 2000-038432

(71)Applicant:

HITACHI LTD

(22)Date of filing:

16.02.2000

(72)Inventor:


UCHIYAMA HIROYUKI

(54) METHOD OF MANUFACTURING SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE

(57) Abstract:

PROBLEM TO BE SOLVED: To promote the high integration and performance elevation of a semiconductor integrated circuit device composed of a MISFET. SOLUTION: In a self align contact(SAC) process, the bores of contact holes 12 and 13 are widened by covering the top of a gate electrode 7 with a silicon nitride film 8, and covering the top and flank of the gate electrode 7 with a silicon nitride film 10. Moreover, the short margin between the gate electrode 7 and a plug 15 is secured by forming side wall spacers 14a at their flanks after formation of the contact holes 12 and 13.

图 6.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C): 1998,2003 Japan Patent Office

BEST AVAILABLE COPY

(19)日本国特許庁(JP)

(22) 山瀬日

(12) 公開特許公報(A)

(11)特許出顧公開番号 特開2001-230383

(P2001-230383A)

(43)公開日 平成13年8月24日(2001.8.24)

(51) Int.CL		識別配号	FI		5	-73-1 (参考)
HOIL	27/108		H01L	21/28	L	4M104
	21/8242			27/10	621C	5 F O 3 3
	21/28			21/90	С	5 P 0 8 3
	21/768					

審査請求 未請求 請求項の数3 OL (全 8 頁)

(21) 出願辭号 特顯2000-38432(P2000-38432) (71) 出願人 000005108 株式会社日立製作所

平成12年2月16日(2000.2.16) 東京都千代田区神田駿河台四丁目6番地

(72)発明者 内山 博之

北京都小平市上水本町五丁目20番1号 株

式会社日立製作所半導体グループ内

(74)代理人 100080001


弁理士 箭井 大和

最終質に続く

(54) 【発明の名称】 半導体集積回路装置の製造方法 (57) 【要約】

【課題】 MISFETによって稼成される半導体集機回路破置の高集機化、高性能化を推進する【解決手段】 セルフアライン・コンタクト(SAC)プロセスにおいて、ゲート電極7の上部を変化シリコン 既8で預い、ゲート電極7の上部および側面を酸化シリコン 既10で預うことによってコンタクトホール12、13の経を広くする。また、コンタクトホール12、13を形成した後、それらの側面にサイドウォールスペーサ140を形成することによってゲート電極7とプラグ15とのショートマージンを確保する。

図 6



BEST AVAILABLE COPY

【特許請求の範囲】

【請求項 1】 以下の工程を含む半導体集積回路装置の 制造方法:

(請求項 2) 以下の工程を含む半導体集積回路装置の 製造方法:

(f) 前記第364様映の上部および前記コンタクトホールの内部に形成した第444様映を異方的にエッチングすることによって、前記コンタクトホールの側面にサイドウォールスペーサを形成する工程、(g) 前記コンタクトホールの内部に第2英電膜を埋め込む工程。

【請求項 3】 メモリセル選択用MISFETとその上部に形成され、前記メモリセル選択用MISFETのソース、ドレインの一方と電気的に接続される情報審検用容量素子とを有する半導体集積回路装置の製造方法である。(8)半導体基板の主面上に第1等電膜を形成し、前記第1等電限の上部に変化シリコン系の第1節段限を形成する工程、(6)前記第1節縁限および前記第

1 基電膜をパターニングすることによって、上面が前記 第1絶縁膜によって覆われたゲート電極を形成する工 程、 (c) 前記半導体基版の主面にソースおよびドレイ ンを構成する半導体領域を形成することによって、前記 ゲート電極と前記半導体領域とを有するメモリセル選択 用MISFETを形成する工程、(d)前記ゲート電極 の上部および側面を覆う酸化シリコン系の第2絶縁膜を 形成した後、前記第2絶縁膜の上部に酸化シリコン系の 第3絶縁膜を形成する工程、(e) 前記第1絶縁膜との エッチング速度差を利用して前記ゲート電極のスペース の前記第3絶縁膜および前記第2絶縁膜を選択的にドラ イエッチングすることによって、前記半導体 基板の表面 に達するコンタクトホールを形成する工程、(f)前記 第3 絶縁膜の上部および前記コンタクトホールの内部に 形成した第4絶縁膜を異方的にエッチングすることによ って、前記コンタクトホールの側面にサイドウォールス ペーサを形成する工程、(e)前記コンタクトホールの 内部に第2導電膜を埋め込んだ後、前記コンタクトホー ルの上部に、前記第2導電膜を介して前記メモリセル選 択用MISFETのソース、ドレインの一方と電気的に 接続される情報蓄積用容量素子を形成する工程。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体集積回路装置の製造技術に関し、特に、微細なMISFET (Metal Insulator Semiconductor: Field Effect Transistor)を有する半導体集積回路装置の製造に適用して有効な技術に関する。

[00002]

【従来の技術】微細なデザインルールで形成されるM.I.S.F.E.T.のソース、ドレインとメダル配線とを電気的に接続するには、ゲート電極の上面と側面とに窒化シリコン系の絶縁限を形成し、この絶縁限とその上部に形成した酸化シリコン系の絶縁限とのエッチング速度差を利用したドライエッチングによって、ゲート電極との合わせ余裕を必要とせずにコンタクトへ、ゲートを形成する、いわゆるセルフアライン・コンタクト(Self Align Contact;SAC)技術が使用されている(例えば特開平9-252098号公報)。

[0003]

[発明が解決しようとする課題]上記したSAC技術では、ゲート電極の上面と側面とを預う変化シリコン系の絶解 ヒゲート電極のスペースに埋め込む酸化シリコン系の絶縁 関との占有比率は、両者のエッチング選択比によって規定されるため、MISFETが微細された場合でもこの占有比率を変えることはできない。

【ロロロ4】そのため、MISFETの微細化に伴ってゲート電極のスペースが狭くなると、これらの絶縁関は共に寸法が縮小される結果、ゲート電極のスペースにおける酸化シリコン系の絶縁関のエッチング速度が低下す

ると共に、ゲート電極の側面を覆う変化シリコン系の絶 緑膜の薄膜化によって、コンタクトホールに埋め込まれ る路電膜とゲート電極とのショートマージンが低下す る。

【0005】また、上記したSAC技術では、ゲート電極の上面と側面とを酸化シリコンよりも機密な変化シリコン系の絶縁限で覆うため、その高ストレスによって差板内の接合リーク電流の増大を招くという問題がある。また、変化シリコン限は酸化シリコン限に比べて誘電率が高いため、ゲート電極の寄生容量が増大するという問題もある。

【0005】本発明の目的は、MISFETによって構成される半導体集積回路装置の高集積化を推進する技術を提供することにある。

【0007】 本発明の他の自的は、MISFETによって構成される半導体集積回路装置の高性能化を推進する 技術を提供することにある。

技術を提供することにある。 【0008】本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであるう。

[0000]

『課題を解決するための手段】本題において開示される 発明のうち、代表的なものの概要を簡単に説明すれば、 次のとおりである。

(1) 本発明の半導体集積回路装置の製造方法は、以下のT程を含む。

(2) 本発明の半導体集積回路装置の製造方法は、以下 の工程を含む。

(a) 半導体基板の主面上に第1導電膜を形成し、前記第1導電膜の上部に変化シリコン系の第1絶縁膜を形成する工程、(b) 前記第1絶縁膜および前記第1導電膜をパターニングすることによって、上面が前記第1絶縁膜によって覆われたゲート電極を形成する工程、(c)

前記ゲート電極の上部および側面を空化シリコン系の第5絶縁限で預う工程、(d)前記ゲート電極の上部が側面を覆う酸化シリコン系の第2砲縁限を形成した後、前記第2000年の上部に酸化シリコン系の第300年の大部の上部に酸化シリコンスの前記を取ります。工程、(e)前記第100年級とのエッチングを発展されて、前記第500年級とのエッチングすることによって、前記第500年級とのよ面に表示で、前記第500年級とロンタクトボールを形成した後級限をエッチングするとによって、前記第500年級限を基準とである。によって、前記半線限の表面を露出コンエッチングがより前記第300年級により前記第300年級を基準を関うという。

(f) 前記第3絶縁膜の上部および前記コンタクトホールの内部に形成した第4絶縁膜を異方的にエッチングすることによって、前記コンタクトホールの側面にサイドヴォールスペーサを形成する工程、(e) 前記コンタクトホールの内部に第2導電膜を埋め込む工程。

[0010]

【発明の実施の形態】以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において同一機能を有するものは同一の符号を付し、その繰り返しの説明は省略する。 【ロロ11】 (実施の形態1) 本発明の実施の形態1で

【ロロ11】(実施の形態1)本発明の実施の形態1であるDRAM (Dynamic Random Access Memory)の製造方法を図1~図7を用いて工程順に説明する。

【〇〇12】まず、図1に示すように、例えばp型の単結晶シリコンからなる半導体基板(以下、単に基板という)1の主面に未子分離海2を形成した後、基板1にp型不純物(ホウ素(自))をイオン注入してp型ウエル3を形成する。 未子分離海2を形成するには、例えば基版1の未子分離領域をエッチングして海を形成した6後、消の内部および基板1上にCVD(Chemical Vapor Deposition)法で酸化シリコン限5を堆積し、続いで海の外部の酸化シリコン限5を化学機械研磨(Chemical Mechanical Polishing; CMP)法で除去する。

【0013】次に、基板1をスチーム 酸化してp型ウエル3の表面にゲートを検化 関 6を形成した後、ゲート酸化 関 6 上にゲートを軽 7 (ワード線W L)を形成するには、例えば基 板1上にリン (P) などの n型不純物をドープした多結 品シリコン関をCV D法で堆積し、 続いてぞの上部にスパッタリング法で変化タングステン (WN) 関 8 を推積し、さらにその上部にCV D 法で変化シリコン関 8 を堆積した後、フォトレジスト 関 マスクにしたドライエッチングでこれらの関をパターニングする。

【0.014】次に、図2に示すように、ゲート電極7の両側のp型ウエル3にリン(P)などのn型不純物をイオン注入してn型半導体領域(ソース、ドレイン)9を形成する。ここまでの工程により、メモリゼルの一部を構成するメモリセル選択用M.ISFETQsが完成す

【0015】次に、ゲート電極7(ワード森WL)の上 部および側面を覆う酸化シリコン膜 1 0を CV D法で堆 **様し、続いて酸化シリコン関10の上部に厚い酸化シリ** コン膜11を堆積した後、酸化シリコン膜11の表面を 10で覆われたゲート電極7 (ワード線W L) の狭いス ペースを隙間なく埋め込む必要があるので、例えばテト ラエトキシシランとオソンとを用いた CV D法によって 形成される酸化シリコン膜のように、埋め込み特性に優 れた酸化シリコン膜によって構成する。また、この酸化 シリコン膜 1 1は、BPSG膜やSOG膜のようなリフ ロー性の高い酸化シリコン系絶縁期で構成してもよい。 【0016】次に、図3に示すように、フォトレジスト 膜(図示せず)をマスクにしてn型半導体領域(ソー ス、ドレイン)9の上部の酸化シリコン膜11、10を ドライエッチングすることによってゲート電極7のスペ ースにコンタクトホール 12、 13を形成する。このド ライエッチングは、変化シリコンに比べて酸化シリコン のエッチング速度が大きくなるような条件で行い、ゲ ト電極7の上部の窒化シリコン膜8が深く削られないよ うにする。

【0017】本実施形態では、ゲート電極7の側面を酸化シリコン膜10で覆っているために、上記のエッチングを行うとゲート電極7の側面の酸化シリコン膜10も削られる。そのため、ゲート電極7の側面を室化シリコン膜で覆う従来のSACプロセスに比べてコンタクトホール12、13の側面の酸化シリコン膜10が削られるために、コンタクトホール12、13の側面にゲート電極7の側面の一部が露出する。

【0.018】 次に、図4に示すように、酸化シリコン膜11の上部およびコンタクトホール12、13の内部にCVD法で酸化シリコン膜14を堆積した後、図5に示すように、酸化シリコン膜14を異方的にエッチングすることによって、酸化シリコン膜11の上部およびコンタクトホール12、13の底部の酸化シリコン膜14を除去し、コンタクトホール12、13の側面にゲート電程7の側面を覆うサイドウォールスペーサ14eを形成する。

【0.019】 次に、図6に示すように、コンタクトホール12、13の内部にブラグ15を形成する。ブラグ15を形成するには、例えば酸化シリコン膜11の上部およびコンタクトホール12、13の内部にリン(P)などの「型不純物をドープした低抵抗多結晶シリコン膜をCVD法で地域をドライエッチング(またば化学機械制度法)で除去する。このとき、コンタクトホール12、13の側面にはサイドウォールスペーサ14点が形成さ

れているため、ゲート電極1とブラグ15とのショート マージンを十分に確保することができる。

【0020】次に、図7に示すように、酸化シリコン膜11の上部にCVD法で酸化シリコン関16を堆積し、 続いて酸化シリコン関16の上部に図示しないビット線 を形成した後、ビット線の上部にCVD法で酸化シリコン関17を堆積し、さらにコンタクトホール12の上部 の酸化シリコン関17、16にスルーホール18を形成 してその内部にプラグ19を形成する。

【0021】次に、酸化シリコン関17の上部にCVD法で変化シリコン関20および酸化シリコン関21を頂次堆積し、続いて酸化シリコン図および変化シリコン図20をエッチングして溝22を形成した後、溝22の内5からなる情報会検用容量素子Cを形成することによって、メモリセルがほぼ完成する。情報会核用容量未子Cの下部電極23は、例えば「型不純物をドーブ経行が発品。といて接成する。また、容量給終し、方等品が20以下で構成する。また、容量給終し、方等品が20以下で構成する。また、容量給終し、20以下で構成する。以下で構成し、上部を接近例えば酸化タンタル(TeO)関で構成する。

【0022】上記のように構成された本実施形態によれば、ゲート電極7の側面を酸化シリコン映10で覆うことにより、従来のSACプロセスに比べてコンタクトホール12、13の径を広くすることができ、かつゲート電極7の側面にサイドウォールスペーサ14sを形成することにより、ゲート保することができる。これにより、マージンを十分に確保することができる。これにより、SACプロセスの歩管まりが向上するので、DRAMの微細化、高集銭化を推進することができる。

【0023】また、ゲート電極7の側面を酸化シリコン 関10で覆うことにより、従来のSACプロセスに比べて基板1内の接合リーク電流の低減およびゲート電極7 の寄生容量の低減を図ることができるので、DRAMの 高信頼化を図ることができるよ。接合リーク電流や 寄生容量が無視できるような場合は、接合リーク電流や お12、13の側面のサイドウォールスペーサ14aを空 化シリコン系の絶縁膜で構成してもよい。この場合で も、SACプロセスの歩留まりが向上するので、DRA Mの微細化、高集核化を推進することができる。

【ロロ24】 (実施の形態2) 本発明の実施の形態1であるDRAM (Dynamic Random Access Memory) の製造方法を図8〜図11を用いて工程順に説明する。

【0025】まず、図8に示すように、前記実施の形態1と同様の方法でメモリセル選択用MISFETQsを形成した後、図9に示すように、ゲート电極ア(ワード線WL)の上部および側面を覆う室化シリコン膜30の上部に酸化シリコン膜10をCVD法で堆積し、抗いて酸化シリコン膜110を性後し、抗いて酸化シリコン膜110の上部に厚い酸化シリコン膜11を堆積した後、酸化シリコン膜110表面を化学機械研磨法で平坦

化する。すなわち、本実施形態では、ゲート電極7(ワ - ド森WL)の上部および側面を室化シリコン膜30で 預い、次いでその上部に酸化シリコン膜10、11を形 成する.

【0026】次に、図10に示すように、フォトレジス ト膜 (図示せず) をマスクにして n 型半導体領域 (ソース、トレイン) 9の上部の酸化シリコン膜 1 1、10を ドライエッチングすることによってゲート電極アのスペ - スにコンタクトホール12、13を形成する。このド ライエッチングは、変化シリコンに比べて酸化シリコン のエッチング速度が大きくなるような条件で行い、ゲー ト電極7の上部の窒化シリコン膜8が深く削られないよ うにする.

【0027】本実施形態では、酸化シリコン膜10の下 層に変化シリコン膜30が形成されているので、上記の エッチングを行うとコンタクトホール12、13の底部 の窒化シリコン膜3ロがエッチングのストッパとなる。 【0028】次に、図11に示すように、酸化シリコン に比べて変化シリコンのエッチング速度が大きくなるよ うな条件でコンタクトホール12、13の底部の変化シ リコン膜3 Dを除去し、n型半導体領域(ソース、ドレ イン) 9を露出させる.

【0029】このように、本実施形態では、酸化シリコ ン膜10の下層の空化シリコン膜30をエッチングのス トッパに用いてコンタクトホール12、13を形成し、 その後、コンタクトホール12、13の底部の変化シリコン財30を除去するので、コンタクトホール12、13を形成する際のエッチングでn型半英体領域(ソー ス、ドレイン)9や素子分離溝2が深く削れるのを防止 することができ、SACプロセスのプロセスマージンを 向上 させることができる。

【0030】その後の工程(サイドウォールスペーサ1 4gの形成、ブラグ15の埋め込みなど)は前記実施の 形態 1 と同じである。

【0031】以上、本発明者によってなされた発明を実 施の形態に基づき具体的に説明したが、本発明は前記実 施の形態に限定されるものではなく、その要旨を逸脱し ない範囲で種々変更可能であることはいうまでもない。 【OO32】前記実施の形態では、DRAMに適用した 場合について説明したが、これに限定されるものではな く、SACプロセスを用いた微細なMISFETの形成 に広く適用することができる。 [0.033]

[発明の効果] 本願によって開示される発明のうち、代 表的なものによって得られる効果を簡単に説明すれば、 以下の通りである。

【0034】本発明によれば、MISFETによって特 成される半導体集積回路装置の高集積化を推進すること ができる。また、本発明によれば、MISFETによっ て構成される半導体集積回路装置の高性能化を推進する

ことができる.

【図面の簡単な説明】

【図1】本発明の実施の形態1である半導体集積回路装 置の製造方法を示す半導体基版の要部断面図である。 【図2】本発明の実施の形態1である半導体集積回路装 置の製造方法を示す半導体基板の要部断面図である。

【図3】本発明の実施の形態1である半導体集積回路装 置の製造方法を示す半導体基板の要部断面図である。 【図4】本発明の実施の形態1である半導体集積回路装

置の製造方法を示す半導体基板の要部断面図である。

【図5】本発明の実施の形態1である半導体集積回路装 置の製造方法を示す半導体基版の要部断面図である。 [図 6] 本発明の実施の形態 1 であ る半導体集積回路装

置の製造方法を示す半導体基版の要部平面図である。 【図7】本発明の実施の形態 1 であ る半導体集積回路装 置の製造方法を示す半導体基板の要部断面図である。

【図8】本発明の実施の形態2である半導体集積回路装 置の製造方法を示す半導体基板の要部断面図である。 【図9】本発明の実施の形態2である半導体集積回路装 置の製造方法を示す半導体基板の要部断面図である。 【図 1 0】 本発明の実施の形態2であ る半導体集積回路

装置の製造方法を示す半導体基板の要部断面図である。 【図 1 1】 本発明の実施の形態2である半導体集積回路 装置の製造方法を示す半導体基板の要部平面図である。 【符号の説明】

1 半導体基板

2 索子分離溝

3 p型ウエル

5 酸化シリコン膜

6 ゲート酸化阱

フ ゲート電極 8 変化シリコン膜

9 n型半導体領域(ソース、ドレイン)

1 D、11 酸化シリコン映 1 2、13 コンタクトホール

14 酸化シリコン膜

148 サイドウォールスペーサ

15 フラグ

1.6、1.7 酸化シリコン膜

18 スルーホール 19 フラグ

20 変化シリコン膜

21 酸化シリコン膜

22 溝

下部電極 23

24 容量铯绿膜

25 上部電極


30 室化シリコン膜

C 情報書級用容量素子

Qs メモリセル選択用MISFET




Ø 1




(E) 2)

2 2




[**23**]

_




(図4)

3 4





(図5)





(B) 6)


3 6











ブロントページの抜き

Fターム (参考) 4M104 BB01 BB18 BB30 BB33 CC05 DD04 DD08 DD17 EE09 EE12 EE17 GG16 HH14 5F033 JJ04 NNO2 QQ09 QQ37 RR04 RR06 TT07 VV16 5F083 AD24 AD45 AD48 AD49 GA03 GA06 JA06 JA09 JA40 MA06 MA17 NA01 PR29 PR40

BEST AVAILABLE COPY